1. Elementele structurale ale unui microprocesor

În structura de principiu a unui microprocesor se pot distinge urmatoarele prati componente:
-Unitatea Aritmetica si Logica;
-Blocul de Comanda;
-Grupul de Registre.
Vehicularea datelor si instructiunilor presupune apelarea la resursele de Memorie Externa.

Elementele structurale ale microprocesorului:

1. Unitatea Artimetica si Logica - ALU
2. Blocul de comanda, format din:
- Decodificator instructiuni
- Unitatea de control
3. Grupul de registre, format din:
- Registru indicator de conditii
- Registrul acumulator
- Bufferii intrare iesire I/O
- Registrul de instructiuni
- Numarator de adrese (P/C)
- Buffer de adresare
4. Memorie extrena, formata din:
- Memorie de instructiuni (ROM)
- Memorie de date (RAM)

Fig 1.0 Structura unui procesor

2. Concepte noi

a) Arhitectura de executie dinamica

Un microprocesor modern poate fi gandit ca un ansamblu format din trei masini independente, cuplate la un bazin de instructiuni. Mecanismul de functionare al unui astfel de microprocesoare, este foarte simplu si acest lucru este exemplificat de animatia de mai jos:

b) Prelucrare paralela pe doua canale

Imaginea de mai jos reprezinta arhitectura unui procesor modern, in care sunt evidentiate cele doua canale U si V, pe care se prelucreaza, in paralel, instructiunile.

Fazele functionarii procesorului din imagine:
1. PREFETCH-ul (faza preliminara a instructiunii). Exista doua buffere de prefetch. Instructiunile sunt extrase din cache-ul de instructiuni sau de pe magistrala externa. Unul din buffere extrage instructiunile secvential, iar celalalt le extrage conform BTB (bufferului de predictie a ramurilor). Acesta încearca sa prevada pe ce ramura va continua programul si sa aduca în memorie urmatoarea instructiune de executat.
2. DECODIFICARE -faza 1- În aceasta faza se face decodificarea instructiunilor. Aceasta are loc în doua perioade de ceas. Într-o perioada sunt extrase toate prefixele instructiunilor. În a doua perioada de ceas, instructiunile sunt împerecheate (pairing = procesul prin care doua instructiuni se executa simultan).
3. DECODIFICARE -faza 2- În aceasta faza sunt calculate adresele operanzilor rezidenti în memorie. Acest proces ia doar o perioada de ceas.
4. EXECUŽIE - În aceasta faza se fac operatiile în unitatea aritmetico-logica ši se acceseaza cache-ul de date. Aici, pentru toate instructiunile de pe canalele U ši V, se verifica daca predictia ramurilor s-a facut corect.

3. Semnalele externe ale microprocesorului Z80

Z80 este un microprocesor pe 8 biti, cu 16 linii de adresa. Semnalele externe, prin care microprocesorul comunica cu lumea externa, pot fi grupate functional în trei mari clase de semnale:
-magistrala de date,
-magistrala de adrese,
-magistrala de comenzi (comenzi, stari).

Unde avem semnalele externe:
A. de comanda:
a) M1 - este un semnal care apare ori de cate ori microprocesorul citeste din memorie codul unei instructiuni (FETCH). Se activeaza in ciclul de acceptare a unei cereri de intrerupere. (Activ in "0" logic).
b) MREQ - Se activeaza ori de cate ori microprocesorul doreste sa efectueze un acces la memorie, fie pentru citirea fie pentru inregistrarea ei. (Activ in "0" logic).
c) IROQ - (Input / Output Request) Cererea de acces la un dispozitiv de intrare/iesire. Este insotit de unul dintre semnalele RD sau WR. (Activ in "0" logic).
d) RD - Semnal activat cand microprocesorul excuta citirea unui octet din memorie sau de la un dispozitiv de intrare. (Activ in "0" logic).
e) WR - Semnal ce se activeaza cand microprocesorul urmeaza sa scrie un octet in memorie sau intr-un dispozitiv de iesire. (Activ in "0" logic).
f) RFSH - Semnal generat in ciclul de reimprospatare a memoriei dinamice. Prezenta lui inseamna ca pe liniile de adresa A0 - A15 s-a depus continutului registrului Rx. (Activ in "0" logic).
g) HALT - Semanl prin care microprocesorul aduce la cunostinta sistemului ca executat o instructiune HALT si ca este oprit. (Activ in "0" logic).
i) BUSAK - (Bus Aknowledge) Semal prin care microprocesorul confirma acceptarea unei cereri (BURSQ) de cedarea a magistratelor. (Activ in "0" logic).
B. de stare :
a) WAIT - Semnal emis de elementul apelat (celula de memorie sau sau dispozitiv I/O) prin care acesta semnaleaza faptul ca merge prea repede, fata de viteza de rulare a elementului apelat. (Activ in "0" logic).
b) INT - Semnal prin care se solicita abandonarea programului in lucru si participarea microprocesorului la rezolvarea unei situatii noi creat de aparitia unui eveniment extern. (Activ in "0" logic).
c) NMI - (Non Mascavle Intrerrupt) Cerere de intrerupere nemascabila. Spre deosebire de cererile de intrerupere sosite pe linia INT care puteau fi neglijate pe cale software, cererile venite pe NMI vor fi obligatoriu deservite. (Activ in "0" logic).
d) RESET - Permite reinitializarea microprocesorului. Trebuie sa fie activ minim 3 tacte procesor pentru a putea fi luat in considerare. (Activ in "0" logic).
e) BUSRQ - Este un semnal de cerere de suspendare a microprocesorului. In aceasta situatie, dispozitivul care suspenda microprocesorul va prelua comanda magistratelor. (Activ in "0" logic).